自從新冠疫情橫掃全球，每個人的生活以及工作型態有了相當程度重大的轉折。而其中，最為明顯的變革就是快速走向數位轉型。在數位化的趨勢下，隨著5G的積極部署、以及AI的大量導入，這些應用都即將啟動數據的高速傳輸，因此產生的新一代PCI Express標準以及USB 20/40/80Gbps的出現。甚至連英特爾(Intel)也推出Thunderbolt 3/4同樣支援20/40/80Gbps。這些高速數位介面不論是在運算、傳輸、儲存或顯示等技術，都正加速進行世代交替(圖1)。
高速訊號在通過電纜或印刷電路板傳輸時，衰減現象很嚴重，甚至會導致訊號畸變。另外，反射、串擾、雜波訊號和散射都會導致訊號完整性與眼圖區間惡化。訊號傳輸距離增加導致訊號衰減程度加重且訊號品質下降，進而導致資料位元錯誤，無法在遠端或接收端成功復原傳輸的訊號。
對於研發人員來說，在PCB板上的布局走線以及電纜應用無疑是另一個艱難的挑戰，對於高速訊號的傳輸應用中，為確保訊號品質，中繼器(Repeater)將是不可或缺的元件，如圖2所示。但開發人員在平時的選擇中，經常被不同類型的中繼器所混淆。基本上，Repeater可以說是中繼器的統稱，以不同的架構與功能再細分為Retimer與Redriver。
Retimer均衡/修復訊號
Retimer主要包含兩個功能，一個是對訊號進行均衡，另一個則是對有確定性抖動和隨機性抖動的數據時脈訊號進行修復，進而輸出一個乾淨的訊號給後端裝置使用。Retimer功能簡易示如圖3。
USB IF USB 3.2 App(E)有分別說明支援USB3.2 Gen2傳輸時脈訊號來自本地參考時鐘，與接收端復原的時脈訊號無關的獨立參考時脈SSC(Separate Reference clock Independent of SSC, SRIS)，以及支援USB3.2 Gen1傳輸時脈訊號來自本地參考時鐘，與接收端復原的時脈訊號無關的數據位元BLR(Bit-Level Retimer)。
SRIS
如圖4所示，SRIS是為USB Gen2(SRIS)操作定義的架構，並且具有實體層協定感知以及軟體透過擴充設備，建立兩個獨立的電子鏈路段。如圖5所示，此架構實現了使用本地時脈作為Tx的輸入時脈，且完全獨立於Rx時脈，包括SSC的獨立參考時脈架構。
BLR
BLR只適用於USB3.2 Gen1的操作，因為BLR架構中恢復的時脈傳輸將會產生太多抖動，如圖6所示，不利於10Gbps的傳輸，最佳的情況如圖7所示。BLR架構具有一個實體層協定感知和軟體透過擴充設備，建立兩個獨立的電子鏈路段。如圖8所示，其實現的是恢復時脈架構，使用的是從輸入資料流程中恢復的時脈作為Tx的輸入時脈，與Rx時脈相同，如圖9所示。
在USB IF規範和CTS中，USB3.2 Gen2的操作是所需要SRIS架構，因為BLR架構中恢復的時脈傳輸將會產生了太多的抖動，不利於10Gbps的傳輸。所以目前Retimer架構大多都採用SRIS架構來設計。
Redriver補償/矯正訊號
Redriver是透過使用均衡器(Equalization)以及預加重控制(Pre-emphasis)技術，讓Redriver可以補償與矯正傳輸端上訊號的損失，並在接收端上恢復訊號完整性。因此可以在訊號發射端產生滿足傳送損耗的可靠訊號、以減少訊號錯誤率的眼圖。Redriver功能簡易示意圖，如圖10所示。
均衡器實際上是一個高通濾波器(圖11)。均衡器通常是用濾波器來達成，使用濾波器來補償失真的脈衝。均衡器直接從傳輸的實際數位訊號中根據某種算法不斷調整增益，因而能適應傳輸時的訊號隨機變化，使均衡器總是保持最佳的狀態，進而有更好的失真補償性能。而預加重作用在訊號的傳送端，提早增強訊號的高頻成分，再透過訊號通道材料的衰減，最後接收端將會接收到完整的訊號。所以訊號的高頻分量主要出現在訊號的上升沿和下降沿處，預加重技術就是增強訊號上升沿和下降沿處的幅度(圖12)。
去加重(De-emphasis)技術的思維與預加重技術有點類似，一般是由RC濾波電路來組成，如圖13所示，只是實現方法有點不同。預加重是增加訊號上升沿和下降沿處的幅度，其它地方幅度不變。而去加重是保持訊號上升沿和下降沿處的幅度不變，其他地方訊號減弱。在訊號傳送應用中，可以透過此方法將訊號的低頻成分衰減，由此應對訊號通路中高頻成分的衰減，使訊號的幅度降低，造成後級電路模組識別訊號的困難。現實套用中，會更多的選擇預加重的方法(圖14)。
Redriver三大架構
・Limiting Redriver
Limiting Redrivers主要特點是它有著相對高的電壓增益(EQ)，增益能達到10倍以上。比如一個100mV的小訊號輸入，透過電壓增益後輸出能達到1000mV。並且Limiting Redrivers在發送端Tx模組織中也包含了幅值(Swing)和預加重控制技術(圖15)。
・Linear Redriver
Linear Redrivers主要和Limiting Redrivers最大的差異則是，只有增益的部分，而沒有沒有幅值和預加重控制。
・Non-linear Redriver
Non-linear Redriver的特點是輸入輸出增益很小，幾乎為1：1。也就是說100mV的小訊號輸入，輸出還是約略為100mV。
中繼器實際設計/應用
以一般主機板的應用來說平台路徑控制器(Platform Controller Hub, PCH)或系統單晶片(System on a Chip, SoC)大多都會擺放在電路板的中間，而USB連接器將會分布在電路板的周邊。
基本上USB Trace走線一般都會超過PCH或SoC的規範，如此PCH/SoC廠商將無法保證訊號的品質能符合USB IF的規範，此時中繼器就可以派上用場。研發人員最常問的問題就是，中繼器要擺放在訊號線上的哪個位置，而設計前必須收集下方3個重要資訊。
- 需評估PCH或SoC到裝置或連接器的所需長度。
- 接下來要知道PCB將會採用哪款材質，不同PCB材質對於USB3.2 Gen2訊號的L損耗均不一樣。
- 最後需要知道將採用的中繼器對於訊號補償的能力如何(表1)。
以USB3.2 Gen2 Redriver的應用來做相關評估說明。如果以PCH或SoC到裝置或連接器Trace需要19英吋。PCB材質以FR4為例USB3.2 Gen2訊號Trace長度1英吋，大約訊號損耗約0.7db左右。另外PCH或SoC規格USB3.2 Gen2 Trace最長可支援到8.5db，約12.1英吋。依照上述資訊，PCH或SoC最長Trace可以拉到12.1英吋。以圖16為例，圖中所示中繼器最大可補償14.1db約9.8db，所以可以粗估出中繼器的最佳擺放位置。另外，Trace的長度都不建議拉到極限，以避免中繼器會有補償不足的情況。
打破研發設計者的迷思
研發人員會採用中繼器，必定是因為遇到訊號傳遞長度超出關主晶片規格，或多串接應用的問題，但設計人員往往會不經意忽略PCB材質或外接電纜材質製程所造成的損耗。一旦忽略掉上述非常重要的考量點，對於中繼器的擺放位置與調整將會帶來相當大的問題，另外資料線損耗的標準算法並非是用布線長度是多少英吋或公分等，而是要以dB值來評估，才能選擇到合適的種類與調整出合適的參數(表2)。
Retimer/Redriver各有優勢
由上述介紹，雖然Retimer相對於Redriver在高速訊號的傳遞有相當的優勢，不過就成本考量而言，價格來說也比Redriver高上不少。另外Retimer可調動的參數值相對於Redriver也多上許多，所以對於調整量測也讓相關研發人員吃盡苦頭。Redriver在雖然高速訊號的傳遞也有相當助益，但是因技術架構問題連同訊號夾帶的雜訊也一併增強，在USB4/PCIe5以上高速訊號的傳遞將受到限制。
(本文作者為茂綸應用工程經理)
